Un chip grande quanto un’unghia, capace di contenere quasi 100 miliardi di transistor. IBM ha presentato il 25 giugno 2026 quello che definisce il primo nodo tecnologico al mondo sotto il nanometro: il nodo a 0,7 nm, costruito su un’architettura inedita chiamata NanoStack. È un risultato di ricerca, non ancora un prodotto in vendita. Ma la domanda che si pone tutto il settore dei semiconduttori è una sola: questa tecnologia riuscirà davvero a uscire dal laboratorio?
Summary
Punti chiave
- IBM ha annunciato il primo chip sotto 1 nm al mondo, con nodo a 0,7 nm e architettura NanoStack a transistor impilati in 3D.
- Il chip concentra quasi 100 miliardi di transistor su una superficie grande quanto un’unghia.
- Rispetto al predecessore a 2 nm, offre fino al 50% di prestazioni in più o fino al 70% di efficienza energetica superiore.
- La memoria SRAM on-chip ha mostrato uno scaling del 40%, rilevante per i carichi di lavoro AI.
- La produzione commerciale potrebbe arrivare entro cinque anni, se la tecnologia si dimostrerà scalabile.
IBM presenta il primo chip al mondo sotto 1 nanometro
Per capire la portata dell’annuncio, serve una piccola misura di contesto fisico. Un nanometro è un miliardesimo di metro, all’incirca la dimensione di pochi atomi. Lo standard industriale attuale si attesta intorno ai 2 nm. IBM ha presentato un nodo a 0,7 nm — tecnicamente al di sotto della soglia dell’1 nm — che potrebbe segnare il limite inferiore di ciò che la fisica consente con i materiali al silicio tradizionali.
Jay Gambetta, direttore di IBM Research e IBM Fellow, lo ha definito «un momento storico per il futuro dei chip». Con la NanoStack, ha spiegato, «non stiamo solo rimpicciolendo i transistor: stiamo reinventando come i chip vengono costruiti, per offrire più potenza ed efficienza energetica in modo radicalmente nuovo».
L’architettura NanoStack e i transistor 3D impilati
Il cuore dell’innovazione è un cambio radicale di geometria. Invece di ridurre ulteriormente le dimensioni orizzontali dei transistor — strada ormai quasi sbarrata dalle leggi della fisica — IBM li impila e sfasa verticalmente, costruendo una struttura tridimensionale a strati. Il professor Alan Woodward dell’Università del Surrey ha usato un’analogia efficace: è come passare da costruire case singole al progettare un grattacielo da 100 piani, mentre i concorrenti più vicini, come Samsung e Intel con i loro approcci 3D, si fermano tra i 30 e i 50 piani.
IBM ha già validato questa architettura con inverter CMOS funzionanti. Non è solo teoria: i circuiti di base funzionano.
Progressi tecnici e dati sulle prestazioni
I numeri che IBM porta a supporto della tecnologia chip sotto 1 nm sono concreti e misurati in laboratorio.
Densità dei transistor e dimensioni
Quasi 100 miliardi di transistor in uno spazio paragonabile a un’unghia. Per dare un termine di paragone: i chip più avanzati attualmente disponibili ne contengono una frazione. L’aumento di densità non è marginale — è un salto di ordine di grandezza nella capacità di calcolo per unità di superficie.
Incrementi di prestazioni ed efficienza energetica
Rispetto al nodo IBM a 2 nm, il chip a 0,7 nm offre due scenari alternativi di utilizzo: fino al 50% di prestazioni in più mantenendo lo stesso consumo energetico, oppure fino al 70% di risparmio energetico mantenendo le stesse prestazioni. Questa flessibilità è determinante per chi progetta data center e sistemi AI, dove il costo dell’energia è diventato uno dei principali vincoli operativi.
L’esplosione della domanda di AI generativa ha trasformato il consumo elettrico dei chip in un problema industriale e infrastrutturale di primo piano. Chip che fanno lo stesso lavoro con il 70% in meno di energia potrebbero alleggerire in modo significativo la pressione sulle reti elettriche e sui sistemi di raffreddamento dei data center.
Scalabilità SRAM per carichi AI
IBM ha dimostrato uno scaling del 40% nella memoria SRAM on-chip — la memoria veloce che alimenta i processi ad alta intensità computazionale tipici dell’intelligenza artificiale. Questo dato è particolarmente rilevante per i workload di inferenza e training su modelli linguistici di grandi dimensioni, dove la latenza di accesso alla memoria è spesso il collo di bottiglia principale.
Sviluppo, prospettive di produzione e collaborazione industriale
Il progetto è sviluppato ad Albany, New York, presso un centro di ricerca d’avanguardia che ospiterà a breve un sistema di litografia High-NA EUV di ASML — la macchina di stampa più precisa oggi disponibile, indispensabile per incidere circuiti a queste scale atomiche.
Tempi di produzione e partner industriali
IBM è esplicita: questo è un traguardo di ricerca, non un prodotto in commercio. La società stima che la produzione commerciale potrebbe arrivare entro cinque anni, a condizione che l’approccio NanoStack si dimostri scalabile industrialmente e che nessun competitor raggiunga per primo questo punto di sviluppo.
A supportare lo sviluppo dei processi produttivi ci sono tre grandi nomi dell’industria dei semiconduttori: Lam Research, Tokyo Electron e SCREEN Semiconductor Solutions. Il coinvolgimento di questi partner non è decorativo: senza processi di deposizione e trattamento dei materiali adeguati alla scala sub-nm, anche la migliore architettura resta un prototipo da laboratorio.
C’è un elemento strategico che rende questa corsa particolarmente tesa. La roadmap NanoStack di IBM proietta almeno un altro decennio di scaling al di sotto dell’1 nm. Se questo si confermasse, la Legge di Moore — data per spacciata da anni — avrebbe ancora una stagione davanti a sé, scritta però con regole architetturali completamente diverse da quelle che hanno dominato gli ultimi cinquant’anni di microelettronica.
Quanto questa promessa reggerà al confronto con le sfide ingegneristiche concrete — la gestione del calore nei layer sovrapposti, la tendenza dei transistor a non spegnersi correttamente quando gli strati sono troppo sottili, la disponibilità effettiva degli strumenti di litografia — è la domanda che l’industria si porrà nei prossimi anni, guardando con attenzione ai passi successivi di IBM verso la produzione.
FAQ
Qual è il significato del chip IBM a 0,7 nanometri?
È la prima tecnologia chip al mondo con nodo sotto 1 nm. Grazie all’architettura NanoStack a transistor impilati in 3D, consente una densità di transistor e un’efficienza energetica drasticamente superiori rispetto agli standard attuali.
In cosa si differenzia l’architettura NanoStack dai design tradizionali?
Invece di ridurre le dimensioni dei transistor su un piano orizzontale, IBM li impila e sfasa verticalmente in strati tridimensionali, aumentando la densità di calcolo senza dover rimpicciolire ulteriormente le strutture laterali.
Quali miglioramenti di prestazioni offre il nuovo chip rispetto ai chip a 2 nm?
Il chip a 0,7 nm offre fino al 50% di prestazioni superiori oppure, in alternativa, fino al 70% di maggiore efficienza energetica rispetto al predecessore IBM a 2 nm.
Quando potrebbe essere prodotto commercialmente il chip IBM sotto 1 nm?
IBM stima che la produzione commerciale potrebbe avvenire entro cinque anni, a condizione che la tecnologia si dimostri scalabile e rimanga competitiva rispetto agli sviluppi dei concorrenti.
Contenuto realizzato con l’assistenza dell’intelligenza artificiale e con revisione editoriale umana.
